单项选择题
VHDL源程序的文件名应与（）相同，否则无法通过编译。
A.实体名B.程序包名C.结构体名D.设计者任意命名E.进程名
单项选择题 全程编译成功后要观察生成的硬件电路构成可以使用的工具是（）。
多项选择题 在实验箱操作时，以下描述哪些是正确的？（）
多项选择题 DDS信号发生器输出频率与哪些因素有关？（）
