单项选择题
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（）。
A.4B.6C.9D.13
多项选择题 集成电路的对等性设计要求（）。
多项选择题 采用集成块在印制板上进行连线设计通常属于（）。
多项选择题 提高数字电路的集成度可以带来哪些效果？（）
