判断题 Verilog默认，else与最近的没有else的if相关联。

判断题 if语句中，条件表达式不需要必须放在括号内。

判断题 if语句中，条件表达式可以是一个标识符，也可以是一个判别表达式。