多项选择题
用4个D触发器构成的电路如图所示，该电路可以构成（）。
A.串行移位寄存器B.串行输入并行输出转换电路C.4个时钟延迟电路D.并行寄存器
多项选择题 边沿JK触发器连接成J=K=1，JK触发器可以构成（）。
多项选择题 电平触发方式的触发器在CLK有效期间，输入信号的多次改变使得输出状态Q也出现多次改变，这样会导致（）。
单项选择题 状态图如图所示，该状态图对应的触发器是（）。
