单项选择题
下面关于Verilog HDL中assign的描述，不正确的是（）。
A.assign语句主要用于描述组合逻辑电路B.assign语句和always语句搭配使用，可以用于定义逻辑功能C.assign语句不能出现在always块中D.assign语句的赋值（分配）对象应该是变量类型
单项选择题 下面对于Xilinx Vivado集成开发环境，自动化处理流程描述不正确的是（）。
单项选择题 下面关于IP核描述，不正确的是（）。
单项选择题 在Xilinx 7系列FPGA的可配置逻辑块（CLB）中，包含（）个切片（Slice）。
