多项选择题
在Verilog HDL中,可用于描述三态逻辑门的原语包括()。
A.notif1B.bufif0C.andD.buf
多项选择题 下面关于数据流描述,正确的是()。
多项选择题 下面关于Vivado集成开发环境,描述正确的是()。
多项选择题 下面关于IP核中硬核的描述,正确的是()。