单项选择题
完整的条件语句将产生组合逻辑电路，不完整的条件语句会产生（）
A.时序逻辑电路B.组合逻辑电路C.错误逻辑
多项选择题 VerilogHDL设计电路有哪几种设计方法（）
多项选择题 verilog有哪几种描述风格（）
多项选择题 verilog中有哪两大变量类型？（）
