问答题 设计一个移位寄存器。

问答题 利用verilogHDL语言描述单向总线缓冲器。

问答题 利用verilogHDL语言描述1位半加器。