单项选择题
PLD器件中，（）的触发器较多，更适合设计大规模、时序逻辑电路；而（）的Pin to Pin延时固定，成本低，保密性好。
A. FPGA、CPLDB. CPLD、FPGAC. MCU、FPGAD. MCU、CPLD
单项选择题 以下状态编码方式中，只有1个二进制位是1的是（）
多项选择题 资源优化的方法包括（）
单项选择题 FPGA设计优化中，从输入到输出经过的延时最长的逻辑路径称之为（）
