多项选择题 速度和面积折衷设计思想的常见设计技巧有（）。

单项选择题 图示时序路径中，从时钟输入端口到寄存器a时钟管脚存在延迟时间Tclk1；寄存器从接收到有效上升沿后，到数据输出到寄存器a的Q管脚的延迟时间Tco；数据从寄存器a（上级寄存器）输出管脚Q到寄存器b（下级寄存器）的输入管脚D之间（包括之间的组合逻辑及线路）的延迟时间Tdata，则以启动沿作为时间起点，其数据达到时间为（）。

多项选择题 以下模块属于需授权使用的IP核的有（）。