判断题
对于组合逻辑程序,在进行VHDL程序的时序仿真的时候,不论每组测试数据的持续时间的长短,都能得到正确的结果。
错误(↓↓↓ 点击‘点击查看答案’看答案解析 ↓↓↓)
判断题 多位加法器的构成有两种方式:并行进位和串行进位。其中并行进位方式设有进位产生逻辑,运算速度较快;并行进位方式是将全加器级联构成多位加法器,运行速度较慢。
判断题 进程间一般是并行运行的,但由于敏感信号的设置不同以及电路的延迟,在时序上,进程间的动作是有先后顺序的。
判断题 进程间一般是顺序运行的,但由于敏感信号的设置不同以及电路的延迟,在时序上,进程间的动作是没有先后顺序的。