问答题
说明实体的端口方向说明中，OUT和BUFFER在使用中的区别.
OUT允许对应多个信号，但不能将信号反馈回构造体内部；BUFFER只允许对应一个信号，但能够将信号反馈回构造体内部。
问答题 写出实体的基本结构，并简要说明其中各部分涵义。
问答题 简述在VHDL中时间的涵义和作用。
问答题 说明信号值代入和变量值代入在操作过程上的区别。
