欢迎来到财会考试题库网
财会考试题库官网
登录
注册
首页
经济师考试
会计职称考试
统计师考试
审计师考试
保险考试
全部科目
>
大学试题
>
计算机科学
>
verilog-数字系统设计课程
搜题找答案
问答题
简答题
为什么综合以后还可以用Verilog进行仿真？
【参考答案】
通过综合以后产生的是门级结构，而门级结构再经过Verilog仿真测试验证其正确性。
点击查看答案
上一题
目录
下一题
相关考题
问答题
综合生成的是不是真实的电路？若不是，还需要哪些步骤才能真正成为具体的电路？
问答题
什么是综合？是否任何符合语法的VerilogHDL程序都可以综合？
问答题
为什么说VerilogHDL的语言结构可以支持构成任意复杂的数字逻辑系统？
关注
顶部
微信扫一扫,加关注免费搜题
