问答题
简答题
说明VHDL中信号、变量、常数的涵义。
【参考答案】
信号：指所定义的数据是一个全局变量，在ARCHITECTURE，PACKAGE，ENTITY语句中进行说明。
......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
点击查看答案
