欢迎来到财会考试题库网 财会考试题库官网
logo
全部科目 > 大学试题 > 工学 > 电子与通信技术 > EDA技术

多项选择题

​在Verilog HDL中,关于过程时序控制描述正确的是()。

    A.#10a=b与a=#10b的标识方法等效
    B.延迟控制由#开头
    C.在always的敏感向量列表中,可以使用“,"或者or,分割敏感事件
    D.隐含的表达式@(*)是一个简单的方法,用于解决忘记添加网络或变量的问题

点击查看答案&解析

相关考题

微信小程序免费搜题
微信扫一扫,加关注免费搜题

微信扫一扫,加关注免费搜题