相关考题
-
单项选择题
可编程逻辑器件PLD的设计优化中，不属于速度优化的是（）
A.流水线
B.关键路径
C.寄存器配平
D.串行化 -
单项选择题
关于EDA仿真以下说法错误的是（）
A.功能仿真必须指定器件型号
B.时序仿真也包括了布局布线的延时信息
C.时序仿真加入了逻辑门延时
D.功能仿真是对设计逻辑进行验证所以没有延时信息 -
多项选择题
关于FPGA和CPLD说法正确的是（）
A.CPLD掉电后，配置信息会丢失
B.FPGA基于SRAM工艺，而CPLD基于EEPROM或Flash工艺
C.FPGA基本逻辑单元是查找表结构（LUT）
D.CPLD主要是基于乘积项结构
