欢迎来到财会考试题库网 财会考试题库官网
logo
全部科目 > 大学试题 > 工学 > 电子与通信技术 > 数字电路与逻辑设计

单项选择题

电平异步时序逻辑电路不允许两个或两个以上输入信号()。

    A.同时为0
    B.同时为1
    C.同时改变
    D.同时出现

点击查看答案

相关考题

微信小程序免费搜题
微信扫一扫,加关注免费搜题

微信扫一扫,加关注免费搜题