欢迎来到财会考试题库网 财会考试题库官网
logo
搜索
全部科目 > 大学试题 > 工学 > 电子与通信技术 > 数字逻辑

填空题

在数字逻辑电路设计中常见的时钟信号为（）、（）、（）、（）。

    【参考答案】

    全局时钟；门控时钟；多级逻辑时钟；行波时钟

    点击查看答案
    上一题 目录 下一题

    相关考题

    微信小程序免费搜题

    All Rights Reserved 版权所有©财会考试题库(ckkao.com)

    备案号：湘ICP备2022003000号-2

    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题