相关考题
-
多项选择题
用4个D触发器构成的电路如图所示，该电路可以构成（）。
A.串行移位寄存器
B.串行输入并行输出转换电路
C.4个时钟延迟电路
D.并行寄存器 -
多项选择题
边沿JK触发器连接成J=K=1，JK触发器可以构成（）。
A.D触发器
B.来一次时钟状态翻转一次
C.T触发器
D.T’触发器 -
多项选择题
电平触发方式的触发器在CLK有效期间，输入信号的多次改变使得输出状态Q也出现多次改变，这样会导致（）。
A.边沿触发
B.多次翻转现象
C.能同步
D.不能同步
