单项选择题
图示时序路径中，从时钟输入端口到寄存器a时钟管脚存在延迟时间Tclk1；寄存器从接收到有效上升沿后，到数据输出到寄存器a的Q管脚的延迟时间Tco；数据从寄存器a（上级寄存器）输出管脚Q到寄存器b（下级寄存器）的输入管脚D之间（包括之间的组合逻辑及线路）的延迟时间Tdata，则以启动沿作为时间起点，其数据达到时间为（）。
A.Tclk1+Tco+Tdata
B.启动沿+Tclk1+Tco
C.启动沿+Tclk1+Tco+Tdata
D.启动沿+Tco+Tdata
点击查看答案
相关考题
-
多项选择题
以下模块属于需授权使用的IP核的有（）。
A.FIR
B.SPI
C.累加器
D.FIFO -
多项选择题
以下关于可综合代码常用指导原则描述正确的是（）。
A.避免使用延时语句
B.可以使用循环次数不确定的循环语句
C.对同一个赋值对象既能使用阻塞式赋值，又使用非阻塞式赋值
D.避免使用initial语句 -
单项选择题
下图所描述的状态机类型为（）。
A.改型米勒状态机
B.米勒（Mealy）状态机
C.改型摩尔状态机
D.摩尔（Moore）状态机
