相关考题
-
判断题
在always过程语句中，若定义某变量为异步低电平敏感信号，则在if条件语句中应该对敏感信号表中的信号有匹配的表述。 -
判断题
对于BCD码加法器的设计，如果低位BCD码的和大于等于9，则使和加上6，且有进位。 -
多项选择题
下列哪些是Verilog中的循环语句关键词（）
A.while
B.for
C.parameter
D.repeat
