相关考题
-
填空题
二进制加法计数器从0计数到十进制24时，需要（）个触发器构成，有（）个无效状态。 -
单项选择题
下图时序逻辑电路是（）
A.Moore型异步时序逻辑电路
B.Moore型同步时序逻辑电路
C.Mealy型同步时序逻辑电路
D.Mealy型异步时序逻辑电路 -
单项选择题
电路如图所示，这是由555定时器构成的：（）
A.多谐振荡器
B.单稳态触
C.施密特触发器
