相关考题
-
单项选择题
用逻辑门描述一个全加器，是属于哪个设计层次（）
A.系统级
B.晶体管级
C.物理级
D.门级 -
单项选择题
Verilog RTL代码经过综合后生成（）
A.行为及代码
B.门级网表
C.PCB
D.二进制指令序列 -
判断题
PCB布局时，两个元件之间间隔太小的话就会变成红色表示违反规则。（）
