欢迎来到财会考试题库网 财会考试题库官网
logo
全部科目 > 大学试题 > 计算机科学 > verilog-数字系统设计课程

问答题

简答题

如果组合逻辑的输入端信号变化非常快,其输出端的逻辑关系能否正确?变化快到什么程度以后,就没有正确的输出?如果还有正确输出,但时间片段很少,有什么办法可以加长正确输出的时间片?

    【参考答案】

    其输出端的逻辑关系不能确定是否正确。
    当快到比确定下一个状态所使用的组合电路的延迟都快,就没有正确的输出。......

    (↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)

    点击查看答案
    微信小程序免费搜题
    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题