欢迎来到财会考试题库网 财会考试题库官网
logo
全部科目 > 大学试题 > 工学 > 电子与通信技术 > EDA技术

多项选择题

用Verilog HDL设计系统时,为了提高系统资源利用率(即面积优化),可以使用哪些方法进行优化?()

    A.流水线设计
    B.资源共享
    C.逻辑优化
    D.串行化
    E.寄存器配平
    F.关键路径法

点击查看答案&解析

相关考题

微信小程序免费搜题
微信扫一扫,加福利官免费搜题

微信扫一扫,加福利官免费搜题