问答题
简答题
在VHDL语言中怎样描述信号CLK？
【参考答案】
如果PROCESS的敏感信号表有时钟信号则可以用IF语句来描述，描述的格式是：
如果描述时序电路的......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
点击查看答案
相关考题
-
问答题
使用VHDL描述状态机时应注意那些？ -
问答题
为什么大多数状态机是同步时序的？ -
问答题
状态机有那几种基本操作？
