单项选择题
下列代码（*synthesis，keep*）wire i；含义为（）。
A.定义变量i为net类型
B.规定变量i为测试端口，需要保留
C.综合优化变量i
D.为变量i定义引脚锁定
点击查看答案&解析
相关考题
-
单项选择题
下列代码“input clk /*synthesis chip_pin=“G21””含义为（）。
A.定义变量clk
B.设置时钟变量
C.将时钟信号的引脚锁定到G21
D.同步clk引脚到G21 -
单项选择题
错误提示：Error （12007）：Top-level design entity "CNT4b"is undefined可能是以下哪种错误？（）
A.变量类型定义错误
B.变量CNT4b未定义
C.未设置顶层实体
D.顶层实体模块未定义 -
单项选择题
从代码always@（posedge CLK or negedge RST）可以看出（）。
A.RST是同步信号，高电平有效
B.RST是异步信号，低电平有效
C.RST是同步信号，下降沿有效
D.RST是异步信号，下降沿电平有效
