欢迎来到财会考试题库网
财会考试题库官网
登录
注册
首页
经济师考试
会计职称考试
统计师考试
审计师考试
保险考试
全部科目
>
大学试题
>
工学
>
电子与通信技术
>
EDA技术
搜题找答案
判断题
Verilog默认，else与最近的没有else的if相关联。
【参考答案】
正确
点击查看答案
上一题
目录
下一题
相关考题
判断题
if语句中，条件表达式不需要必须放在括号内。
判断题
if语句中，条件表达式可以是一个标识符，也可以是一个判别表达式。
判断题
如果将某信号A定义为边沿敏感时钟信号，则必须在敏感信号表中给出对应的表述，如posedge A或negedge A，而HxFalways过程结构中不能再出现信号A。
关注
顶部
微信扫一扫,加关注免费搜题
