欢迎来到财会考试题库网
财会考试题库官网
登录
注册
首页
经济师考试
会计职称考试
统计师考试
审计师考试
保险考试
全部科目
>
大学试题
>
工学
>
电子与通信技术
>
数字电子技术
搜题找答案
问答题
计算题
试用上升沿触发的D触发器和门电路设计一个同步三进制减计数器。
【参考答案】
点击查看答案
上一题
目录
下一题
相关考题
问答题
一时序电路如图所示,试画出在CP作用下Q0、Q1、Q2和Z的波形,设各触发器的初态为0。
问答题
试用下降沿触发的JK触发器和最少的门电路实现图所示的Z1和Z2输出波形。
问答题
某同步时序电路的状态图如图所示,试写出用D触发器设计时的最简激励方程组。
关注
顶部
微信扫一扫,加关注免费搜题