相关考题
-
单项选择题
FPGA设计优化中，从输入到输出经过的延时最长的逻辑路径称之为（）
A.延时路径
B.最长路径
C.关键路径 -
单项选择题
若某组合逻辑电路输入输出延时大约40ns，理论上采用4级流水线优化后，电路的最高工作频率可达到多少？（）
A.100MHz
B.25MHz
C.16MHz
D.160Mhz -
单项选择题
完整的条件语句将产生组合逻辑电路，不完整的条件语句会产生（）
A.时序逻辑电路
B.组合逻辑电路
C.错误逻辑
