欢迎来到财会考试题库网 财会考试题库官网
logo
全部科目 > 大学试题 > 工学 > 电子与通信技术 > EDA技术

判断题

对于组合逻辑程序,在进行VHDL程序的时序仿真的时候,不论每组测试数据的持续时间的长短,都能得到正确的结果。

    【参考答案】

    错误

    (↓↓↓ 点击‘点击查看答案’看答案解析 ↓↓↓)

    点击查看答案&解析
    微信小程序免费搜题
    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题