欢迎来到财会考试题库网 财会考试题库官网
logo
全部科目 > 大学试题 > 计算机科学 > 计算机组成原理

问答题

简答题假设某存储器总线采用同步通信方式,时钟频率为50MHz时钟,每个总线事务以突发方式传输8个字,以支持块长为8个字的Cache行读和Cache行写,每字4字节。对于读操作,访问顺序是1个时钟周期接受地址,3个时钟周期等待存储器读数,8个时钟周期用于传输8个字。对于写操作,访问顺序是1个时钟周期接受地址,2个时钟周期延迟,8个时钟周期用于传输8个字,3个时钟周期恢复和写入纠错码。对于以下访问模式,求出该存储器读/写时在存储器总线上的带宽。

65%的访问为读操作,35%的访问为写操作。

    【参考答案】

    故:133×65%+114×35%=126.0MB/s.
    用另外一种计算方式结果差不多:8x4B/((12x6......

    (↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)

    点击查看答案
    微信小程序免费搜题
    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题