单项选择题
以下哪个不是降低开关活动性的设计技术?()
A.改变逻辑电路的拓扑结构B.提前输入具有较高翻转率的信号C.分时复用资源D.通过均衡信号路径来减少毛刺
单项选择题 假设一反相器和两输入与非门中的器件PMOS与NMOS的尺寸比为2,最小尺寸的对称反相器的输入电容等于最小尺寸NMOS管栅电容的3倍。若该NAND门的等效电阻等于该反相器的电阻,那么它的逻辑努力(logical effort)为()。
单项选择题 在设计大扇入电路时,可以采取多种技术来降低其电路延时,以下不是降低延时的方法是()。
单项选择题 用CMOS管组合的两输入NAND门,若其中NMOS管的等效电阻为RN,PMOS管的等效电阻为RP,电容负载为CL,则当两输入都为高电平时其下拉传播延时可以近似为()。