判断题 posedge clk是时钟下降沿敏感的表述，negedge clk是时钟上升沿敏感的表述。

判断题 posedge clk是时钟上升沿敏感的表述，negedge clk是时钟下降沿敏感的表述。

判断题 要设计出能产生独立控制的多通道的三态总线电路必须使用并行语句结构，包括并行的always语句或assign语句。