单项选择题
在Verilog HDL中，关于reg类型的描述不正确的是（）。
A.reg类型可用于对寄存器进行建模B.reg类型不能用于对组合逻辑进行建模C.reg类型只能用在always块中，而不能用于assign语句D.在行为描述中，可以通过initial块对寄存器变量初始化
单项选择题 下面关于Verilog HDL中assign的描述，不正确的是（）。
单项选择题 下面对于Xilinx Vivado集成开发环境，自动化处理流程描述不正确的是（）。
单项选择题 下面关于IP核描述，不正确的是（）。
