相关考题
-
单项选择题
用Verilog HDL表示十进制数66，正确的是（）
A.2’d66
B.8’b0110_0110
C.8’d42
D.7’h42 -
单项选择题
VerilogHDL语言中，不属于并行语句的是（）
A.case
B.always
C.assign
D.元件例化 -
单项选择题
一个module中，包含了多条连续的assign语句，它们执行时，是（）执行的。
A.至上而下
B.同时并行
C.仅最后一条有效
D.看情况，不好说
