相关考题
-
单项选择题
VerilogHDL语言中，不属于并行语句的是（）
A.case
B.always
C.assign
D.元件例化 -
单项选择题
一个module中，包含了多条连续的assign语句，它们执行时，是（）执行的。
A.至上而下
B.同时并行
C.仅最后一条有效
D.看情况，不好说 -
单项选择题
定义一个256字节的存储器，位宽为8，应表示为（）
A.reg [8：0]Storage[256：0]；
B.reg [7：0]Storage[255：0]；
C.reg [255：0]Storage[7：0]；
D.reg [256：0]Storage[8：0]；
