欢迎来到财会考试题库网 财会考试题库官网
logo
全部科目 > 大学试题 > 工学 > 电子与通信技术 > 集成电路技术 > 集成电路技术综合练习

问答题

论述题

确定组合逻辑延时最小的尺寸。如图所示,它代表一个复杂逻辑电路的关键路径,输出负载是一个电容,为第一级输入电容的5倍,所以路径 等效扇出F=CL/Cg1=5 。

    【参考答案】

    点击查看答案
    微信小程序免费搜题
    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题