欢迎来到财会考试题库网 财会考试题库官网
logo
全部科目 > 大学试题 > 工学 > 电子与通信技术 > 集成电路技术 > 集成电路技术综合练习

单项选择题

假设一个逻辑最坏情形的延时等于tplogic,它的最小延时为tcd,寄存器的传播延时为t(c-q),建立时间为tsu,保持时间为thold,则使时序电路正确工作的最小时钟周期T为()。

    A.T≥t(c-q)+tplogic+tsu
    B.T≥t(c-q)+tcd+tsu
    C.T≤t(c-q)+tplogic+tsu
    D.T≤t(c-q)+tcd+tsu

点击查看答案&解析
微信小程序免费搜题
微信扫一扫,加关注免费搜题

微信扫一扫,加关注免费搜题