单项选择题
在设计大扇入电路时，可以采取多种技术来降低其电路延时，以下不是降低延时的方法是（）。
A.逐级加大晶体管尺寸
B.将关键路径上的晶体管调整至靠近门的输入端
C.变换逻辑来减少单个门的输入信号个数
D.调整晶体管尺寸
点击查看答案&解析
相关考题
-
单项选择题
用CMOS管组合的两输入NAND门，若其中NMOS管的等效电阻为RN，PMOS管的等效电阻为RP，电容负载为CL，则当两输入都为高电平时其下拉传播延时可以近似为（）。
A.0.345RNCL
B.0.69RNCL
C.1.38RNCL
D.0.69RPCL -
单项选择题
下面关于优化功耗规则的说法错误的是（）
A.对于一个给定的反相器尺寸，当负载电容太小时，功耗主要来自短路电流
B.对于非常大的负载电容值，所有的功耗都用来充电和放电负载电容
C.使一个门的输入和输出上升时间相等可以得到最优的结果
D.短路电流功耗可以通过使输入和输出信号的上升/下降时间匹配来达到最小 -
单项选择题
假设CMOS反相器的等效负载电容CL对于由高至低以及由低至高的翻转是完全一样的，Reqp和Reqn分别是PMOS管和NMOS管在所关注时间内的等效导通电阻，则反相器的传播延时定义为（）。
A.tp=0.69（Reqn+Reqp)CL
B.tp=0.69ReqnCL
C.tp=0.69（Reqn+Reqp)CL/2
D.tp=0.69ReqpCL
