欢迎来到财会考试题库网
财会考试题库官网
登录
注册
首页
经济师考试
会计职称考试
统计师考试
审计师考试
保险考试
全部科目
>
大学试题
>
工学
>
电子与通信技术
>
EDA技术
搜题找答案
判断题
一个过程只能描述针对同一时钟的同步时序逻辑，对于异步时序逻辑、多时钟同步时序逻辑或时序逻辑与组合逻辑的混合逻辑必须由多个过程来表达。
【参考答案】
正确
点击查看答案
上一题
目录
下一题
相关考题
判断题
不完整的条件语句的描述，是verilog描述组合电路的途径之一。
判断题
一般认为，assign语句主要用于描述组合逻辑电路，时序电路由过程语句（always）来构建。
判断题
在一个模块中只能包含一个过程语句（always）结构。
关注
顶部
微信扫一扫,加关注免费搜题
