欢迎来到财会考试题库网 财会考试题库官网
logo
全部科目 > 大学试题 > 工学 > 电子与通信技术 > EDA技术

单项选择题

下列Moore型状态机采用Verilog语言主控时序部分正确的是()。

    A.always@(posedge clk or negedge reset)begin if(!reset)current_state<=s0;else current_state<=next_state;end
    B.always@(posedge clk )begin if(!reset)current_state<=s0;else current_state<=next_state;end
    C.always@(posedge clk t)if(reset)current_state<=s0;else current_state<=next_state
    D.always@(posedge clk or negedge reset)if(reset)current_state<=s0;else current_state<=next_state

点击查看答案&解析

相关考题

微信小程序免费搜题
微信扫一扫,加关注免费搜题

微信扫一扫,加关注免费搜题