单项选择题
在Verilog HDL中，对于initial语句描述正确的是（）。
A.initial语句可以为寄存器变量分配初值B.initial只用于仿真模块对激励向量的描述C.initial语句只能用在行为级描述中，不能用在数据流描述中D.initial语句可以执行多次
单项选择题 在Verilog HDL中，对于一个三态门原语notif0而言，当控制信号为0，输入为x时，输出为（）。
单项选择题 在Verilog HDL中，关于reg类型的描述不正确的是（）。
单项选择题 下面关于Verilog HDL中assign的描述，不正确的是（）。
