单项选择题
以下哪个不是降低开关活动性的设计技术？（）
A.改变逻辑电路的拓扑结构
B.提前输入具有较高翻转率的信号
C.分时复用资源
D.通过均衡信号路径来减少毛刺
点击查看答案&解析
相关考题
-
单项选择题
假设一反相器和两输入与非门中的器件PMOS与NMOS的尺寸比为2，最小尺寸的对称反相器的输入电容等于最小尺寸NMOS管栅电容的3倍。若该NAND门的等效电阻等于该反相器的电阻，那么它的逻辑努力（logical effort）为（）。
A.4/3
B.5/3
C.2/3
D.1 -
单项选择题
在设计大扇入电路时，可以采取多种技术来降低其电路延时，以下不是降低延时的方法是（）。
A.逐级加大晶体管尺寸
B.将关键路径上的晶体管调整至靠近门的输入端
C.变换逻辑来减少单个门的输入信号个数
D.调整晶体管尺寸 -
单项选择题
用CMOS管组合的两输入NAND门，若其中NMOS管的等效电阻为RN，PMOS管的等效电阻为RP，电容负载为CL，则当两输入都为高电平时其下拉传播延时可以近似为（）。
A.0.345RNCL
B.0.69RNCL
C.1.38RNCL
D.0.69RPCL
