单项选择题
与同步方法相比，关于自同步电路的优点的说法错误的是（）
A.电路延迟取决于实际逻辑计算延迟，因此自同步电路的工作速度取决于整个电路中最长延迟路径
B.由于每个模块单独控制工作，因此自动关闭未适用模块，功耗得到节省。而同步电路中，时钟网络存在空耗的翻转
C.自同步系统中，数据计算完成后，不需要等待下一个时钟边沿，就可以启动后续的计算
D.自同步电路时序信号在局部产生，因此可有效避免高速时钟分布相关问题，及其额外的面积和功耗开销
点击查看答案&解析
相关考题
-
单项选择题
下面关于时钟偏差的说法错误的是（）
A.对于δ小于0情况，时钟偏差为负值降低了的抗竞争能力
B.当δ大于0时，时钟布线和数据通路方向一致，有利于时钟周期，却不利于保持时间
C.对于δ小于0情况，时钟布线和数据通路方向相反，不利于时钟周期，在一定程度上却有利于保持时间
D.时钟偏差具有改善电路性能的可能，电路可靠工作所要求的最小时钟周期随时钟偏差的增加而减小 -
单项选择题
下图是一个仅用NMOS传输管构成多路开关的多路开关型NMOS锁存器，在时钟的（）阶段，输入D被传送到主级的输出端QM，（）处于维持状态。在时钟的（）阶段，从级对主级的输出端QM采样，（）处于维持状态。
A.低电平，从级，高电平，主级
B.低电平，主级，高电平，从级
C.高电平，主级，低电平，从级
D.高电平，从级，低电平，主级 -
单项选择题
以下哪个不是降低开关活动性的设计技术？（）
A.改变逻辑电路的拓扑结构
B.提前输入具有较高翻转率的信号
C.分时复用资源
D.通过均衡信号路径来减少毛刺
